1template OpsBit() {
 2    signal input in[2];
 3    signal output and;
 4    signal output or;
 5    signal output xor;
 6    signal output not1;
 7    signal output shl;
 8    signal output shr;
 9
10    and  <-- in[0] & in[1];
11    or   <-- in[0] | in[1];
12    xor  <-- in[0] ^ in[1];
13    not1 <-- ~in[0];
14    shl  <-- in[0] << in[1];
15    shr  <-- in[0] >> in[1];
16}
17
18component main = OpsBit();