1template OpsLog() {
 2    signal input in[2];
 3    signal output and;
 4    signal output or;
 5    signal output not1;
 6
 7    and  <-- in[0] && in[1];
 8    or   <-- in[0] || in[1];
 9    not1 <-- !in[0];
10}
11
12component main = OpsLog();